Show page

Differences

This shows you the differences between two versions of the page.

--- pm:prj2026:farhad_ali.gul:teodora.lacraru [2026/05/20 15:22]
teodora.lacraru [Software Design]
+++ pm:prj2026:farhad_ali.gul:teodora.lacraru [2026/05/20 15:27] (current)
teodora.lacraru [Descriere Generală]
@@ Line 13: / Line 13: @@
 ===== Descriere Generală =====
 Sistemul funcționează pe principiul unei bucle de procesare interactive, folosind microcontrolerul ATmega328P ca unitate centrală de control.
+  * **Input:** Utilizatorul introduce o adresă de memorie pe 8 biți (valori 0–255 în format decimal) prin consola serială (UART) de pe PC.
-Input: Utilizatorul introduce o adresă de memorie pe 8 biți (valori 0–255 în format decimal) prin consola serială (UART) de pe PC.
+  * **Procesare și Decodificare:** Microcontrolerul descompune adresa primită în două câmpuri: **Index** (3 biți, pentru selecția uneia dintre cele 8 linii de cache) și **Tag** (5 biți, pentru verificarea conținutului). Algoritmul verifică Valid Bit-ul liniei selectate și compară Tag-ul stocat cu cel solicitat.
-Procesare și Decodificare: Microcontrolerul descompune adresa primită în două câmpuri: Index (3 biți, pentru selecția uneia dintre cele 8 linii de cache) și Tag (5 biți, pentru verificarea conținutului). Algoritmul verifică Valid Bit-ul liniei selectate și compară Tag-ul stocat cu cel solicitat.
+  * **Clasificare:** În cazul unui MISS, sistemul clasifică automat tipul erorii: **Compulsory Miss** (linie goală, prima accesare) sau **Conflict Miss** (linie ocupată, dar cu Tag diferit, specific cache-ului Direct Mapped). Pentru fiecare HIT, datele sunt servite imediat din cache fără înlocuire.
-Clasificare: În cazul unui MISS, sistemul clasifică automat tipul erorii: Compulsory Miss (linie goală, prima accesare) sau Conflict Miss (linie ocupată, dar cu Tag diferit, specific cache-ului Direct Mapped). Pentru fiecare HIT, datele sunt servite imediat din cache fără înlocuire.
+  * **Output și Feedback Vizual:** Starea internă a cache-ului este vizualizată în timp real printr-o matrice de 24 LED-uri organizate în 3 rânduri × 8 coloane, controlate prin 3 shift registere conectate în daisy chain:
-Output și Feedback Vizual: Starea internă a cache-ului este vizualizată în timp real printr-o matrice de 24 LED-uri organizate în 3 rânduri × 8 coloane, controlate prin 3 shift registere 74HC595 conectate în daisy chain:
+    * Coloana 1 (LED-uri verzi): Valid Bit pentru fiecare dintre cele 8 linii
+    * Coaloana 2 (LED-uri galbene): bit 0 al Tag-ului stocat pe fiecare linie
-Rândul 1 (LED-uri verzi) — Valid Bit pentru fiecare dintre cele 8 linii
+    * Coloana 3 (LED-uri galbene): bit 1 al Tag-ului stocat pe fiecare linie
-Rândul 2 (LED-uri galbene) — bit 0 al Tag-ului stocat pe fiecare linie
+Tag-ul adresei curente este afișat în binar pe un LED Bar Graph cu 8 segmente, iar adresa solicitată, decodificarea (Index, Tag), tipul rezultatului (HIT / MISS Compulsory / MISS Conflict) și statisticile de performanță sunt afișate pe un ecran LCD 16×2.
-Rândul 3 (LED-uri galbene) — bit 1 al Tag-ului stocat pe fiecare linie
+  * **Feedback Sonor:** Un buzzer pasiv oferă feedback sonor diferențiat, ton înalt și scurt pentru HIT, ton mediu pentru Compulsory Miss și ton grav prelungit pentru Conflict Miss.
+  * **Statistici în timp real:** După fiecare acces, sistemul recalculează Hit Rate-ul ca raport între accesele de tip HIT și totalul accesărilor. Datele complete ale fiecărui acces (adresa în decimal și binar, Index, Tag, rezultat, Hit Rate cumulativ) sunt transmise simultan pe canalul UART, facilitând analiza comportamentului cache-ului în diferite scenarii.
-Tag-ul adresei curente este afișat în binar pe un LED Bar Graph cu 8 segmente, iar adresa solicitată, decodificarea (Index, Tag), tipul rezultatului (HIT / MISS Compulsory / MISS Conflict) și statisticile de performanță sunt afișate pe un ecran LCD 16×2 (I2C, prin expander PCF8574).
-Feedback Sonor: Un buzzer pasiv conectat pe un pin OCxA oferă feedback sonor diferențiat — ton înalt și scurt pentru HIT, ton mediu pentru Compulsory Miss și ton grav prelungit pentru Conflict Miss, permițând utilizatorului să recunoască instantaneu tipul accesului fără să privească ecranul.
-Statistici în timp real: După fiecare acces, sistemul recalculează Hit Rate-ul ca raport între accesele de tip HIT și totalul accesărilor, oferind o măsură cantitativă a eficienței cache-ului pentru tipul de adrese introduse de utilizator. Datele complete ale fiecărui acces (adresa în decimal și binar, Index, Tag, rezultat, Hit Rate cumulativ) sunt transmise simultan pe canalul UART, facilitând analiza comportamentului cache-ului în diferite scenarii (refolosire spațială, thrashing prin Conflict Miss, etc.).
 {{:pm:prj2026:farhad_ali.gul:schema_bloc.png.jpeg?600|Schema bloc a sistemului}}
 ===== Hardware Design =====