This is an old revision of the document!
Arhitectura Calculatoarelor
Administrativ
Laboratoare
Laboratorul 0 - Recapitulare
Laboratorul 1 - Limbajul Verilog: Introducere
Laboratorul 2 - Limbajul Verilog: Circuite combinaționale
Laboratorul 3 - Circuite combinaționale - descrierea comportamentală
Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I
Laboratorul 5 - Limbajul Verilog: Circuite secvențiale - Partea a II-a
Laboratorul 6 - Calculatorul Didactic: Arhitectura Calculatorului Didactic
Laboratorul 7 - Calculatorul Didactic: Unitatea Aritmetică-Logică
Laboratorul 8 - Calculatorul Didactic: Instrucțiuni cu un operand
Laboratorul 9 - Calculatorul Didactic: Instrucțiuni cu doi operanzi
Laboratorul 10 - Calculatorul Didactic: Adresarea indirecta
Laboratorul 11 - Recapitulare. Probleme Examen
Teme
Tema 0 - Familiarizare cu vmchecker (deadline: 13.11.2022)
Tema 1 - Transform the number (deadline: 04.12.2022)
Tema 2 - Hiding secrets (deadline: 23.12.2022)
