Open CourseWare
Show page
Recent changes
Login
Recent Changes
The following pages were changed recently.
View changes of
Pages
Media files
Both pages and media files
2026/10/01 09:36
Mașina virtuală
– [Linkuri download maşini virtuale]
andreia.ocanoaia
2026/10/01 09:35
Introducere și resurse
– [Introducere și resurse]
andreia.ocanoaia
2026/10/01 00:47
Laboratorul 1 - Introducere în clusterul HPC al UPB
– [CPU]
tudor.calafeteanu
2026/09/30 21:44
Laborator 01 - Asemănări C/C++
– [Asemănări C/C++]
razvan.cristea0106
2026/09/30 19:33
tema_2025
–
andrei.gavriliu
2026/09/30 19:27
Laboratorul 01
–
andrei.lambru
2026/09/30 19:23
Informații
–
andrei.lambru
2026/09/30 19:12
Introducere în programarea graficii
–
andrei.lambru
2026/09/30 19:02
Startup Engineering
– [Feedback]
emilian.radoi
2026/09/30 18:58
SE Projects
–
emilian.radoi
2026/09/30 18:56
Baze de Date Distribuite
– [Laborator]
alex.petrescu
2026/09/30 18:55
M1 - 12.10.26
–
emilian.radoi
2026/09/30 18:54
M0 - 05.10.26
–
emilian.radoi
2026/09/30 18:39
Lab 01 - Introduction
– [03. Find the impostor]
florin.stancu
2026/09/30 18:21
Programarea jocurilor video
– [Punctaj PAJV]
alexandru.gradinaru
2026/09/30 18:09
Laboratoare
–
andrei.gavriliu
2026/09/30 16:43
Calendarul Semestrului
–
dan_gabriel.badea
2026/09/30 16:06
app:laboratoare:a_nonuniform_memory_architecture_numa_system_with_four_cpus_connected_by_point_to_point_p2p_interconnects.png
– created
tudor.calafeteanu
2026/09/30 16:06
app:laboratoare:a_typical_multicore_cpu_with_8_cores.png
– created
tudor.calafeteanu
2026/09/30 16:06
app:laboratoare:a_symmetric_multiprocessor_computer_consisting_of_n_processors_procs_sharing_a_region_of_memory.png
– created
tudor.calafeteanu
Administrativ
Regulament
Echipa
Planificare
Ocupare laborator
Ghidul studentului
Laboratoare (ACS)
Laboratorul 0 - Recapitulare
Laboratorul 1 - Limbajul Verilog: Introducere
Laboratorul 2 - Limbajul Verilog: Circuite combinaționale
Laboratorul 3 - Circuite combinaționale - descrierea comportamentală
Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I
Laboratorul 5 - Limbajul Verilog: Circuite secvențiale - Partea a II-a
Laboratorul 6 - Calculatorul Didactic: Arhitectura Calculatorului Didactic
Laboratorul 7 - Calculatorul Didactic: Unitatea Aritmetică-Logică
Laboratorul 8 - Calculatorul Didactic: Instrucțiuni cu un operand
Laboratorul 9 - Calculatorul Didactic: Instrucțiuni cu doi operanzi
Laboratorul 10 - Calculatorul Didactic: Adresarea indirecta
Laboratoare (IE)
Lab 0 (IE) - Verilog. The Basics.
Lab 1 (IE) - Combinational Circuits. Behavior level.
Lab 2 (IE) - Sequential Circuits. The register
Lab 3 (IE) - FSMs. Module hierarchy and connections.
Lab 4 (IE) - MARIE. The architecture.
Lab 5 (IE) - MARIE. Arithmetic instructions.
Lab 6 (IE) - MARIE. Jump instructions.
Lab 7 (IE) - MARIE. NotYetAvailable|x2.
Lab project - Floating point multiplication automata
Course project 1 - MARIE. Extend ISA set
Course project 2 - MARIE. MinMax Swap
Teme
Tema 0 - Familiarizare cu vmchecker
Tema 1 - Prelucrarea imaginilor
Tutoriale
Instalarea Xilinx ISE WebPACK
Crearea unui proiect în Xilinx ISE
Simularea unui modul în Xilinx ISE
Debugging folosind Xilinx ISE
Asignarea pinilor de IO în Xilinx ISE
Programarea FPGA-ului folosind Xilinx ISE
Utilizarea vmchecker
Resurse
Verilog Quick Reference Card
Spartan 3E Starer Board User Guide
Arhitectura calculatorului didactic
Cheat-sheet calculator didactic
ac-is.txt · Last modified: 2023/12/08 23:09 by alexandru.predescu
Show page
Old revisions
Media Manager
Back to top
