Open CourseWare
Show page
Recent changes
Login
Recent Changes
The following pages were changed recently.
View changes of
Pages
Media files
Both pages and media files
2026/02/22 15:24
Regulament
– [Notare]
mihnea.muraru
2026/02/21 19:29
Proiecte IoT
– [Listă Proiecte IoT 2025]
dan.tudose
2026/02/21 19:26
Lab 1. Getting Started. WiFi Basics
– [Necessary gear]
dan.tudose
2026/02/21 19:25
iothings:laboratoare:2025:esp32-c6-sparrow-pinout_v3-1.png
– created
dan.tudose
2026/02/21 19:22
iothings:laboratoare:2025:sparrow_rev3.png
– created
dan.tudose
2026/02/21 14:20
Capitol 01: Programe și sistemul de calcul
– [Demo-uri]
dragos.niculescu
2026/02/21 11:57
Notare
–
razvan.smadu
2026/02/20 19:16
Tipuri de Date Abstracte
– [Exerciții]
mihaela.balint
2026/02/20 18:28
SRIC Administrative Resources
–
laura.ruse
2026/02/20 17:50
Orar
– [Orar]
giorgiana.vlasceanu
2026/02/20 17:45
Echipa
– [Asistenți și Colaboratori]
giorgiana.vlasceanu
2026/02/20 17:17
Performance Evaluation
– [Announcements 2024-2025]
emilian.radoi
2026/02/20 17:10
05. [10p] Hardware Counters
–
radu.mantu
2026/02/20 13:21
Informații
– ascuns laboratoare
andrei.stan0305
2026/02/20 11:33
General Information
–
emilian.radoi
2026/02/20 11:32
Portfolio
–
emilian.radoi
2026/02/20 11:32
Assignment
–
emilian.radoi
2026/02/20 11:27
Tehnici avansate pentru dezvoltarea aplicațiilor mobile
– [Orar]
laura.ruse
2026/02/20 11:18
Lecture 07 - Regression models
–
emilian.radoi
2026/02/20 11:18
Lecture 06 - Comparing Systems
–
emilian.radoi
Administrativ
Regulament
Echipa
Planificare
Ocupare laborator
Ghidul studentului
Laboratoare (ACS)
Laboratorul 0 - Recapitulare
Laboratorul 1 - Limbajul Verilog: Introducere
Laboratorul 2 - Limbajul Verilog: Circuite combinaționale
Laboratorul 3 - Circuite combinaționale - descrierea comportamentală
Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I
Laboratorul 5 - Limbajul Verilog: Circuite secvențiale - Partea a II-a
Laboratorul 6 - Calculatorul Didactic: Arhitectura Calculatorului Didactic
Laboratorul 7 - Calculatorul Didactic: Unitatea Aritmetică-Logică
Laboratorul 8 - Calculatorul Didactic: Instrucțiuni cu un operand
Laboratorul 9 - Calculatorul Didactic: Instrucțiuni cu doi operanzi
Laboratorul 10 - Calculatorul Didactic: Adresarea indirecta
Laboratoare (IE)
Lab 0 (IE) - Verilog. The Basics.
Lab 1 (IE) - Combinational Circuits. Behavior level.
Lab 2 (IE) - Sequential Circuits. The register
Lab 3 (IE) - FSMs. Module hierarchy and connections.
Lab 4 (IE) - MARIE. The architecture.
Lab 5 (IE) - MARIE. Arithmetic instructions.
Lab 6 (IE) - MARIE. Jump instructions.
Lab 7 (IE) - MARIE. NotYetAvailable|x2.
Lab project - Floating point multiplication automata
Course project 1 - MARIE. Extend ISA set
Course project 2 - MARIE. MinMax Swap
Teme
Tema 0 - Familiarizare cu vmchecker
Tema 1 - Prelucrarea imaginilor
Tutoriale
Instalarea Xilinx ISE WebPACK
Crearea unui proiect în Xilinx ISE
Simularea unui modul în Xilinx ISE
Debugging folosind Xilinx ISE
Asignarea pinilor de IO în Xilinx ISE
Programarea FPGA-ului folosind Xilinx ISE
Utilizarea vmchecker
Resurse
Verilog Quick Reference Card
Spartan 3E Starer Board User Guide
Arhitectura calculatorului didactic
Cheat-sheet calculator didactic
ac-is.txt · Last modified: 2023/12/08 23:09 by alexandru.predescu
Show page
Old revisions
Media Manager
Back to top
