Open CourseWare
Show page
Recent changes
Login
Recent Changes
The following pages were changed recently.
View changes of
Pages
Media files
Both pages and media files
2026/04/08 18:28
Cursuri CB
–
andrei.olaru
2026/04/08 18:28
pp:26:cursuri:andrei:pp-07-racket-folds.rkt
– created
andrei.olaru
2026/04/08 18:28
pp:26:cursuri:andrei:pp-07-racket-effciency.rkt
– created
andrei.olaru
2026/04/08 15:02
Planificare laboratoare
–
alexandru.predescu
2026/04/08 09:07
Laboratorul 06. Generare de NPCs, Items și Simulare de Lume
– [Generarea procedurală de NPCs]
maria_anca.balutoiu
2026/04/08 09:00
Cursuri
–
maria_anca.balutoiu
2026/04/08 08:14
Laboratorul 06 - Arhitectura GPU NVIDIA CUDA
– [Ierarhia de memorie]
alexandru.bala
2026/04/07 15:26
Capitol 07: Funcții
–
dragos.niculescu
2026/04/07 13:01
Capitol 06: Stiva
–
dragos.niculescu
2026/04/07 12:59
Capitol 05: Interfața hardware - software x86
–
dragos.niculescu
2026/04/07 12:47
04. [30p] Impact analysis of iptables rules
–
radu.mantu
2026/04/07 02:13
03. [30p] Packets, where are you?
–
radu.mantu
2026/04/07 00:26
Lab 06 - Network Monitoring
– [Objectives]
radu.mantu
2026/04/07 00:25
nav
–
radu.mantu
2026/04/06 22:58
Cursuri CC
–
mihaela.balint
2026/04/06 22:58
pp:26:cursuri:mihaela:curs10-solved.rkt
– created
mihaela.balint
2026/04/06 21:51
01. [20p] Primer / Reminder
– [01. [20p] Primer / Reminder]
maria.popescu2812
2026/04/06 18:47
Laborator 6: Implementarea unui pipeline CI/CD pentru o platformă web
–
ciprian.popescu0411
2026/04/06 11:10
pp:26:cursuri:mihaela:curs10.pdf
– created
mihaela.balint
2026/04/06 11:10
pp:26:cursuri:mihaela:utils.rkt
– created
mihaela.balint
Administrativ
Regulament
Echipa
Planificare
Ocupare laborator
Ghidul studentului
Laboratoare (ACS)
Laboratorul 0 - Recapitulare
Laboratorul 1 - Limbajul Verilog: Introducere
Laboratorul 2 - Limbajul Verilog: Circuite combinaționale
Laboratorul 3 - Circuite combinaționale - descrierea comportamentală
Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I
Laboratorul 5 - Limbajul Verilog: Circuite secvențiale - Partea a II-a
Laboratorul 6 - Calculatorul Didactic: Arhitectura Calculatorului Didactic
Laboratorul 7 - Calculatorul Didactic: Unitatea Aritmetică-Logică
Laboratorul 8 - Calculatorul Didactic: Instrucțiuni cu un operand
Laboratorul 9 - Calculatorul Didactic: Instrucțiuni cu doi operanzi
Laboratorul 10 - Calculatorul Didactic: Adresarea indirecta
Laboratoare (IE)
Lab 0 (IE) - Verilog. The Basics.
Lab 1 (IE) - Combinational Circuits. Behavior level.
Lab 2 (IE) - Sequential Circuits. The register
Lab 3 (IE) - FSMs. Module hierarchy and connections.
Lab 4 (IE) - MARIE. The architecture.
Lab 5 (IE) - MARIE. Arithmetic instructions.
Lab 6 (IE) - MARIE. Jump instructions.
Lab 7 (IE) - MARIE. NotYetAvailable|x2.
Lab project - Floating point multiplication automata
Course project 1 - MARIE. Extend ISA set
Course project 2 - MARIE. MinMax Swap
Teme
Tema 0 - Familiarizare cu vmchecker
Tema 1 - Prelucrarea imaginilor
Tutoriale
Instalarea Xilinx ISE WebPACK
Crearea unui proiect în Xilinx ISE
Simularea unui modul în Xilinx ISE
Debugging folosind Xilinx ISE
Asignarea pinilor de IO în Xilinx ISE
Programarea FPGA-ului folosind Xilinx ISE
Utilizarea vmchecker
Resurse
Verilog Quick Reference Card
Spartan 3E Starer Board User Guide
Arhitectura calculatorului didactic
Cheat-sheet calculator didactic
ac-is.txt · Last modified: 2023/12/08 23:09 by alexandru.predescu
Show page
Old revisions
Media Manager
Back to top