Open CourseWare
Show page
Recent changes
Login
Recent Changes
The following pages were changed recently.
View changes of
Pages
Media files
Both pages and media files
2026/05/29 16:50
Secure Communication Terminal
–
catalin.manole1211
2026/05/29 16:49
pm:prj2026:theodor_ioan.buliga:diagramwt.png
– created
catalin.manole1211
2026/05/29 16:33
pm:prj2026:theodor_ioan.buliga:walkie-talkie.jpeg
– created
catalin.manole1211
2026/05/29 15:27
Case Study: Wearable Computing
–
dan.tudose
2026/05/29 15:26
pm:cursuri:cursul12_2026.pdf
– created
dan.tudose
2026/05/29 15:19
Cursul 0. Intro
–
dan.tudose
2026/05/29 15:18
pm:cursuri:cursul0_2026.pdf
– created
dan.tudose
2026/05/29 07:39
pp:26:cursuri:mihnea:cod.zip
–
mihnea.muraru
2026/05/29 01:15
Autonomous Systems Bootcamp: Intelligent Robotics and Embodied AI Summer School
– [Registration & Resources]
jan.vaduva
2026/05/28 23:56
Cursul 12. DataStore, WorkManager
–
laura.ruse
2026/05/28 16:17
Mini Synth
– [4. Audio Output — Triple I2S Architecture]
mihai.brisculescu
2026/05/28 13:49
SnowyLink: Butoane wireless inteligente pentru dresajul animalelor
– [Bibliografie/Resurse]
alice_maria.dobre
2026/05/28 01:41
pm:prj2026:bianca.popa1106:loop_002.wav
– created
mihai.brisculescu
2026/05/28 01:09
Smart Helmet Lock
–
matei.hutu
2026/05/28 01:09
pm:prj2026:pozavideo_pm-hutumatei.png
– created
matei.hutu
2026/05/28 01:05
Sistem Inteligent de Semaforizare cu Feedback Vizual si Sonor
–
stefan.zamfir2903
2026/05/28 01:04
pm:prj2026:poza4_pm-hutumatei.jpeg
– created
matei.hutu
2026/05/28 01:02
pm:prj2026:poza3_pm-hutumatei.jpeg
– created
matei.hutu
2026/05/28 01:02
pm:prj2026:poza1_pm-hutumatei.jpeg
– created
matei.hutu
2026/05/28 01:02
pm:prj2026:poza2_pm-hutumatei.jpeg
– created
matei.hutu
Informații
Reguli generale și notare
Cursuri
Cursul 0 - Legea lui Moore
Cursul 1 - De la porți logice la procesoare
Cursul 2 - Introducere în Verilog
Cursul 3 - Operații aritmetice
Cursul 4 - Calculatorul SAP-1 (1)
Cursul 5 - Calculatorul SAP-1 (2)
Cursul 6 - Reprezentarea numerelor
Cursul 7 - Implementarea unei mașini de calcul
Cursul 8 - Măsurarea performanței
Cursul 9 - De la CISC la RISC
Cursul 10 - Banda de asamblare
Cursul 11 - Banda de asamblare (2)
Cursul 12 - Întreruperi
Cursul 13 - Cache
Laboratoare
00 - Introducere în logica digitală
01 - Introducere în Verilog
02 - Tipuri de descriere a modulelor în Verilog
03 - FPGA & Debugging
04 - Automate cu stări
05 - Afișajul cu 7 segmente
06 - Sumatoare
07 - Sumatorul CLA
08 - Proiectul SOC-1
09 - Proiectul SOC-1 - Continuare
10 - Pipeline
Resurse
Breviar teoretic
Blocking vs Nonblocking
Tutoriale
Vivado
Instalare Vivado 2017.4
Creare proiect Vivado
Simulare proiect Vivado
Programare FPGA Vivado
soc.txt · Last modified: 2024/02/29 14:29 (external edit)
Show page
Old revisions
Media Manager
Back to top