Open CourseWare
Show page
Recent changes
Login
Recent Changes
The following pages were changed recently.
View changes of
Pages
Media files
Both pages and media files
2026/09/09 13:24
Lab 02 - Cryptography
–
florin.stancu
2026/09/09 13:23
agents_h
–
florin.stancu
2026/09/09 13:23
Recommended AI agent prompt
–
florin.stancu
2026/09/09 13:20
Lab 01 - Introduction
–
florin.stancu
2026/09/02 09:37
ss:cursuri:curs_08_ss_2026.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:guide_to_ai_ml_bom.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:good_practices_for_security_of_smart_cars.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:curs_09_ss_2026.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:curs_07_ss_2026.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:curs_06_ss_2026.pdf
– created
jan.vaduva
2026/09/02 09:37
ss:cursuri:curs_05_ss_2026.pdf
– created
jan.vaduva
2026/08/28 11:17
rasb:pupper-v3-robot.jpeg
– created
jan.vaduva
2026/08/28 11:16
rasb:nxp-cup-car.jpeg
– created
jan.vaduva
2026/08/28 11:16
rasb:ampert-car-hil.jpeg
– created
jan.vaduva
2026/07/16 15:25
ass:labs-2025:deb-rauc-lab-skel-2026.tar.gz
–
florin.stancu
2026/07/16 14:40
ass:labs-2025:04:deb-rauc-lab-skel-2026.tar.gz
– created
florin.stancu
2026/07/03 23:34
rasb:lab:pupper_viz.tar.gz
– created
andrei.batasev
2026/07/01 17:36
rasb:lab:base_back_kinematics.png
– created
andrei.batasev
2026/07/01 17:25
rasb:lab:l1_l2_kinematics.png
– created
andrei.batasev
2026/07/01 17:25
rasb:lab:base_l1_kinematics.png
– created
andrei.batasev
Informații
Reguli generale și notare
Cursuri
Cursul 0 - Legea lui Moore
Cursul 1 - De la porți logice la procesoare
Cursul 2 - Introducere în Verilog
Cursul 3 - Operații aritmetice
Cursul 4 - Calculatorul SAP-1 (1)
Cursul 5 - Calculatorul SAP-1 (2)
Cursul 6 - Reprezentarea numerelor
Cursul 7 - Implementarea unei mașini de calcul
Cursul 8 - Măsurarea performanței
Cursul 9 - De la CISC la RISC
Cursul 10 - Banda de asamblare
Cursul 11 - Banda de asamblare (2)
Cursul 12 - Întreruperi
Cursul 13 - Cache
Laboratoare
00 - Introducere în logica digitală
01 - Introducere în Verilog
02 - Tipuri de descriere a modulelor în Verilog
03 - FPGA & Debugging
04 - Automate cu stări
05 - Afișajul cu 7 segmente
06 - Sumatoare
07 - Sumatorul CLA
08 - Proiectul SOC-1
09 - Proiectul SOC-1 - Continuare
10 - Pipeline
Resurse
Breviar teoretic
Blocking vs Nonblocking
Tutoriale
Vivado
Instalare Vivado 2017.4
Creare proiect Vivado
Simulare proiect Vivado
Programare FPGA Vivado
soc.txt · Last modified: 2024/02/29 14:29 (external edit)
Show page
Old revisions
Media Manager
Back to top
