This is an old revision of the document!
= Crearea unui proiect în Xilinx ISE =
* Din meniul File selectați opțiunea New Project….
* Introduceți numele proiectului și locația acestuia și selectați HDL pentru tipul proiectului.
* Selectați Spartan-3E Starter Board în setările proiectului pentru placa de dezvoltare folosită în laborator. Celelate opțiuni ale proiectului trebuie lăsate la valorile predefinite.
* În ferestra următoare este prezentat un sumar al proiectului care va fi generat. Apasați Finish pentru a crea proiectul.
* Inițial, proiectul creat nu conține nici un fișier sursă.
= Adăugarea unui modul Verilog =
* Din meniul Project selectați opțiunea New Source….
* Introduceți numele fișierului și selectați Verilog Module pentru tipul acestuia.
* Puteți introduce porturi de intrare/ieșire pentru modulul creat. Acestea nu sunt obligatorii, putand fi ușor modificate în cod.
* În fereastra următoare este prezentat un sumar al modulului care va fi generat. Apăsați Finish pentru a crea modulul.
* Inițial, fișierul creat conține numai declarația modulului.
Resurse
