Differences
This shows you the differences between two versions of the page.
|
ac-is:lab:lab11 [2021/09/20 18:36] 127.0.0.1 external edit |
ac-is:lab:lab11 [2023/01/15 20:02] (current) alexandru.predescu [Etapele rezolvării unei astfel de probleme] |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| - | = Laboratorul 11 - Probleme examen = | + | ====== Laboratorul 11 - Probleme examen ====== |
| + | |||
| + | |||
| + | ===== Exemplu de exercițiu pentru examen ===== | ||
| - | **Exemplu de exercițiu pentru examen** | ||
| Completați setul de instrucțiuni al calculatorului didactic prin adăugarea următoarelor instrucțiuni de operare pe șiruri: | Completați setul de instrucțiuni al calculatorului didactic prin adăugarea următoarelor instrucțiuni de operare pe șiruri: | ||
| Line 10: | Line 12: | ||
| * **STOS**: transferă conținutul registrului //ACC// în //len// cuvinte, începând de la adresa referențiată de //DI//. După execuția instrucțiunii, //DI// va avea valoarea //DI//+//len//. | * **STOS**: transferă conținutul registrului //ACC// în //len// cuvinte, începând de la adresa referențiată de //DI//. După execuția instrucțiunii, //DI// va avea valoarea //DI//+//len//. | ||
| - | Legenda: | + | == Legenda: == |
| * //ACC// este registrul RA | * //ACC// este registrul RA | ||
| * //len// este registrul RC | * //len// este registrul RC | ||
| Line 16: | Line 18: | ||
| * //DI// este registrul BA | * //DI// este registrul BA | ||
| - | **Etapele rezolvării unei astfel de probleme** | + | |
| + | ==== Etapele rezolvării unei astfel de probleme ==== | ||
| + | |||
| - Codificarea instrucțiunilor | - Codificarea instrucțiunilor | ||
| - Modificarea diagramei de stări-tranziții care descrie funcționarea calculatorului didactic | - Modificarea diagramei de stări-tranziții care descrie funcționarea calculatorului didactic | ||
| - Descrierea comportamentală și/sau structurală a părții nou-adăugate calculatorului didactic (folosind un HDL precum Verilog, AHPL, VHDL etc.) | - Descrierea comportamentală și/sau structurală a părții nou-adăugate calculatorului didactic (folosind un HDL precum Verilog, AHPL, VHDL etc.) | ||
| - | Aceste etape sunt parcurse în fișierul {{:lab:lab11:lab11.pdf|de aici}}. Încercați să oferiți o rezolvare problemei enunțate mai sus, apoi să vă verificați soluția pe baza detaliilor din fișier. | + | Aceste etape sunt parcurse în fișierul {{:ac-is:lab:lab11:lab11.pdf|de aici}}. Încercați să oferiți o rezolvare problemei enunțate mai sus, apoi să vă verificați soluția pe baza detaliilor din fișier. |
| + | |||
| + | |||
| + | ==== Erată ==== | ||
| - | ==Erată== | ||
| * în schema de la pagina 2, pentru instrucțiunea SCAS ramurile condiției ZF trebuie sa fie: 0 - trecere la următorul element al șirului, 1 - trecere la următoarea instrucțiune. | * în schema de la pagina 2, pentru instrucțiunea SCAS ramurile condiției ZF trebuie sa fie: 0 - trecere la următorul element al șirului, 1 - trecere la următoarea instrucțiune. | ||
| * instrucțiunile de salt condiționat de la liniile: 4, 4.1, 91, 92, 94, 106, 112, 114, 116, 124, 126 trebuie să conțină operatorul de salt: ->. | * instrucțiunile de salt condiționat de la liniile: 4, 4.1, 91, 92, 94, 106, 112, 114, 116, 124, 126 trebuie să conțină operatorul de salt: ->. | ||
| - | == Resurse == | + | |
| + | |||
| + | ===== Resurse ===== | ||
| * <html><a class="media mediafile mf_pdf" href="http://www.csit-sun.pub.ro/courses/cn1CB/CN%20I_Anexa_5_APL_AHPL.pdf">Limbajul de programare AHPL</a></html> | * <html><a class="media mediafile mf_pdf" href="http://www.csit-sun.pub.ro/courses/cn1CB/CN%20I_Anexa_5_APL_AHPL.pdf">Limbajul de programare AHPL</a></html> | ||
| - | <ifauth @user> | + | <ifauth @ac-is> |
| ---- | ---- | ||
| - | * [[:internal:prep|Ghid asistent]] | + | * [[ac-is:internal:guidelines|Ghid asistent]] |
| </ifauth> | </ifauth> | ||
| + | |||
