Differences
This shows you the differences between two versions of the page.
|
ac-is:lab:lab04 [2021/10/23 21:34] eduard.ciurezu updated lab4 |
ac-is:lab:lab04 [2023/11/03 14:43] (current) teodor.dicu |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| ====== Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I ====== | ====== Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I ====== | ||
| - | Pagina va fi disponibilă începând cu data de **25.10.2021**. | ||
| - | |||
| - | /* | ||
| În laboratoarele anterioare au fost prezentate construcțiile Verilog pentru descrierea comportamentală a circuitelor combinaționale, ilustrate în exemplul următor. Laboratorul curent va prezenta elementele folosite pentru decrierea comportamentală a circuitelor secvențiale: | În laboratoarele anterioare au fost prezentate construcțiile Verilog pentru descrierea comportamentală a circuitelor combinaționale, ilustrate în exemplul următor. Laboratorul curent va prezenta elementele folosite pentru decrierea comportamentală a circuitelor secvențiale: | ||
| * blocuri //always@// edge-triggered | * blocuri //always@// edge-triggered | ||
| Line 174: | Line 171: | ||
| <code> | <code> | ||
| - | a(bc)* - se va potrivi cu șirurile de caractere 'a', 'abc', 'abcbc', 'abcbcbc', etc. | + | a(bc)* - se va potrivi cu șirurile de caractere 'a', 'abc', 'abcbc', 'abcbcbc' etc. |
| - | (ab)+c - se va potrivi cu șirurile de caractere 'abc', 'ababc', 'abababc', etc. | + | (ab)+c - se va potrivi cu șirurile de caractere 'abc', 'ababc', 'abababc' etc. |
| - | ab+a - se va potrivi cu șirurile de caractere 'aba', 'abba', 'abbba', etc. | + | ab+a - se va potrivi cu șirurile de caractere 'aba', 'abba', 'abbba' etc. |
| </code> | </code> | ||
| Line 207: | Line 204: | ||
| - Se dorește realizarea unei treceri de pietoni semaforizate. Duratele de timp pentru cele 2 culori vor fi: roșu - 60 sec, verde - 30 sec. | - Se dorește realizarea unei treceri de pietoni semaforizate. Duratele de timp pentru cele 2 culori vor fi: roșu - 60 sec, verde - 30 sec. | ||
| - Implementați și simulați în Verilog automatul necesar. Ce rol are modulul //trecere// din fișierul //trecere.v//? | - Implementați și simulați în Verilog automatul necesar. Ce rol are modulul //trecere// din fișierul //trecere.v//? | ||
| - | * //Hint//: Consultați [[ac-is:lab:lab00|laboratorul 0]] pentru diagrama de tranziție a unui astfel de automat. | + | * //Hint//: Consultați [[ac-is:lab:lab00|laboratorul 0]] pentru diagrama de tranziție a unui automat similar și propuneți o diagramă de tranziție pretabilă cerinței noastre |
| - Explicați codul numărătorului din fișierul //counter.v//. | - Explicați codul numărătorului din fișierul //counter.v//. | ||
| * //Hint//: Urmăriți comportarea acestuia pe diagrama de semnale. | * //Hint//: Urmăriți comportarea acestuia pe diagrama de semnale. | ||
| Line 213: | Line 210: | ||
| ===== Resurse ===== | ===== Resurse ===== | ||
| - | * {{.:lab04:lab4_skel.zip|Schelet de cod}} | + | * {{.:lab04:lab4_skel.zip|Schelet de cod}} |
| - | * {{.:lab04:sol:lab4_sol.zip|Soluție laborator}} (disponibilă începând cu 26.10.2019) | + | |
| * <html><a class="media mediafile mf_pdf" href="https://ocw.cs.pub.ro/courses/ac-is/lab/lab04?do=export_pdf">PDF laborator</a></html> | * <html><a class="media mediafile mf_pdf" href="https://ocw.cs.pub.ro/courses/ac-is/lab/lab04?do=export_pdf">PDF laborator</a></html> | ||
| + | * {{.:lab04:sol:lab4_sol.zip|Soluție laborator}} | ||
| - | + | <ifauth @ac-is> | |
| - | <ifauth @user> | + | |
| ---- | ---- | ||
| + | * {{.:lab04:sol:lab4_sol.zip|Soluție laborator}} | ||
| * [[ac-is:internal:guidelines|Ghid asistent]] | * [[ac-is:internal:guidelines|Ghid asistent]] | ||
| </ifauth> | </ifauth> | ||
| - | */ | + | |
