Differences
This shows you the differences between two versions of the page.
|
soc:laboratoare:06 [2025/04/07 17:19] stefan.maruntis [TL;DR] |
soc:laboratoare:06 [2025/04/22 20:34] (current) stefan.maruntis [Exerciții] |
||
|---|---|---|---|
| Line 32: | Line 32: | ||
| === 3.2. Full-adder === | === 3.2. Full-adder === | ||
| - | {{ :soc:laboratoare:06:382_fa_diagram.gif?400 |}} | + | {{ :soc:laboratoare:08:full-adder.png?400 |}} |
| Un full-adder este un circuit care realizează suma a doi operanzi ținând cont și de transportul din rangul inferior. Intrările sale sunt A, B (cei doi operanzi) și C<sub>in</sub> (transportul de la rangul inferior). El generează la ieșire doua semnale: S (suma) și C<sub>out</sub> (carry out - transportul către rangul următor). Tabela de adevăr pentru un full-adder este prezentată în figura 3.2. | Un full-adder este un circuit care realizează suma a doi operanzi ținând cont și de transportul din rangul inferior. Intrările sale sunt A, B (cei doi operanzi) și C<sub>in</sub> (transportul de la rangul inferior). El generează la ieșire doua semnale: S (suma) și C<sub>out</sub> (carry out - transportul către rangul următor). Tabela de adevăr pentru un full-adder este prezentată în figura 3.2. | ||
| Line 69: | Line 69: | ||
| Unitatea Aritmetico-Logică este o componentă care se ocupă de aproape toate calculele numerice necesare unui procesor. În ciclul de prelucrare a instrucţiunilor, în diverse etape procesorul are nevoie de rezultatele unor calcule, fie că sunt solicitate de o intrucţiune explicită cum este //add// din limbajul de asamblare, fie dintr-un motiv intern (de exemplu adresa absolută a unei date se calculează în funcţie de //segment// şi //offset//, ceea ce implică nevoia unor calcule). | Unitatea Aritmetico-Logică este o componentă care se ocupă de aproape toate calculele numerice necesare unui procesor. În ciclul de prelucrare a instrucţiunilor, în diverse etape procesorul are nevoie de rezultatele unor calcule, fie că sunt solicitate de o intrucţiune explicită cum este //add// din limbajul de asamblare, fie dintr-un motiv intern (de exemplu adresa absolută a unei date se calculează în funcţie de //segment// şi //offset//, ceea ce implică nevoia unor calcule). | ||
| - | O UAL poate fi proiectată să execute, în principiu, orice operație. Totuși, cu cât operațiile devin mai complexe UAL devine mai scumpă, ocupă mai mult loc și disipă mai multă căldură. Operațiile care sunt, în general, suportate de toate UAL sunt: | + | O UAL poate fi proiectată să execute, în principiu, orice operație. Totuși, cu cât operațiile devin mai complexe, UAL devine mai scumpă, ocupă mai mult loc și disipă mai multă căldură. Operațiile care sunt, în general, suportate de toate UAL sunt: |
| * Operații logice: AND, OR, NOT, XOR, NOR, NAND, etc. | * Operații logice: AND, OR, NOT, XOR, NOR, NAND, etc. | ||
| * Operații de shift: shift stânga, shift dreapta, shift circular, etc. | * Operații de shift: shift stânga, shift dreapta, shift circular, etc. | ||
| * Operații aritmetice: adunare, scădere, înmulțire (nu toate), împărțire (nu toate). | * Operații aritmetice: adunare, scădere, înmulțire (nu toate), împărțire (nu toate). | ||
| - | |||
| - | <hidden> | ||
| - | Există întotdeauna un compromis pe care inginerii trebuie să îl facă la proiectarea unei UAL. Ideea este că o instrucţiune poate: | ||
| - | * să fie executată //într-un singur ciclu de ceas//, ceea ce ar fi //rapid//, dar foarte //costisitor// din punctul de vedere al circuitului fizic (complex), cât şi din alte considerente (de exemplu, disiparea de căldură), | ||
| - | * să fie executată //în mai mulţi paşi//, ceea ce e evident mai //lent//, dar //uşor de proiectat şi de adăugat funcţionalităţi unui acelaşi circuit//, | ||
| - | * să nu fie executată ca o operaţie de sine stătătoare în UAL, ci implementată prin software pe baza operaţiilor deja suportate de UAL, ceea ce ar fi //foarte lent//, dar dă //o oarecare flexibilitate// celor care scriu programe la nivel mai înalt. | ||
| - | |||
| - | Procesoarele moderne folosesc întotdeauna prima variantă pentru instrucţiuni simple şi diverse implementări ale variantei a doua pentru operaţii de complexitate medie şi ridicată. | ||
| - | |||
| - | De asemenea, o UAL trebuie să fie în stare la orice moment să ruleze operaţia corespunzătoare la fiecare comandă din partea procesorului. Pentru aceasta fiecare operație are un //cod al operației// implementat în hardware, astfel încât la o instrucţiune //add// să intre în funcţiune modulul pentru adunare, la o instrucţiune //and// să intre în funcţiune poarta AND, etc. | ||
| - | </hidden> | ||
| ===== TL;DR ===== | ===== TL;DR ===== | ||
| * Cuvintele calculatorului sunt compuse din biți, prin urmare, cuvintele sunt doar niște valori. | * Cuvintele calculatorului sunt compuse din biți, prin urmare, cuvintele sunt doar niște valori. | ||
| Line 95: | Line 84: | ||
| * C<sub>in<sup>(i+1)</sup></sub> = C<sub>out<sup>(i)</sup></sub> | * C<sub>in<sup>(i+1)</sup></sub> = C<sub>out<sup>(i)</sup></sub> | ||
| * C<sub>in<sup>(0)</sup></sub> = 0 | * C<sub>in<sup>(0)</sup></sub> = 0 | ||
| - | * Unitatea Aritmetică Logică se ocupă de aproape toate calculele cerute de procesor, solicitate de o instrucțiune explicită sau necesară intern. | + | * **Unitatea Aritmetică Logică** se ocupă de aproape toate calculele cerute de procesor, solicitate de o instrucțiune explicită sau necesară intern. |
| * Instrucțiuni uzuale: | * Instrucțiuni uzuale: | ||
| * Operații Logice: AND, OR, NOT, XOR, NOR, NAND, etc. | * Operații Logice: AND, OR, NOT, XOR, NOR, NAND, etc. | ||
| Line 106: | Line 95: | ||
| - (4p) Implementați un half-adder și un full-adder fără să folosiți operatorul '+' din Verilog. | - (4p) Implementați un half-adder și un full-adder fără să folosiți operatorul '+' din Verilog. | ||
| - | - (2p) Implementarea half-adder se va face la oricare dintre din următoarele nivele: | + | - (2p) Implementarea half-adder se va face în fișierul ''task0.v'' la oricare dintre din următoarele nivele: |
| * la nivel structural | * la nivel structural | ||
| * la nivel flux de date | * la nivel flux de date | ||
| * la nivel procedural | * la nivel procedural | ||
| - | - (2p) Implementarea full-adder se va face utilizând două instanțe ale half-adder-ului implementat la subpunctul anterior. | + | - (2p) Implementarea full-adder se va face în fișierul ''task1.v'' utilizând două instanțe ale half-adder-ului implementat la subpunctul anterior. |
| - | - (2p) Implementați un sumator ripple-carry pe 8 biți. | + | - (2p) Implementați un sumator ripple-carry pe 8 biți în fișierul ''task2.v''. |
| * !!! Pentru implementare folosiți modulele de la punctul precedent. | * !!! Pentru implementare folosiți modulele de la punctul precedent. | ||
| - | - (2p) Implementați un scăzător pe 8 biti, pornind de la modulul de la punctul precedent. | + | - (2p) Implementați un scăzător pe 8 biti în fișierul ''task3.v'', pornind de la modulul de la punctul precedent. |
| - | - (4p) Implementați un sumator/scăzător pe 8 biți cu ajutorul plăcii de laborator. | + | - (2.5p) Implementați un modul UAL ''task4.v'' cu intrări pe 8 biți. Modulul va primi la intrare 2 numere (i_w_a și i_w_b) și indicatorul unei operații ce se va efectua asupra numerelor (i_w_op_sel). Ieșirea modului (o_w_result) va fi un număr pe 8 biți ce reprezintă rezultatul aplicării operației asupra numerelor i_w_a și i_w_b. Pentru valorile lui i_w_op_sel avem următoarele operații: |
| - | - Caracteristici: | + | * **(0.5p)** 0 : ''AND'' |
| - | - 2 operanzi pe 8 biţi | + | * **(0.5p)** 1 : ''XOR'' |
| - | - Afişare operanzi şi rezultat pe afişajul cu 7 segmente | + | * **(0.5p)** 2 : ''OR'' |
| - | - Afişare progres pe cele 8 LED-uri | + | * **(0.5p)** 3 : ''ADD'' (folosiți ''task2'') |
| - | - Mod de operare: | + | * **(0.5p)** 4 : ''SUB'' (folosiți ''task3'') |
| - | - Preluare operand 1 -> prin apăsarea unui 'push-button' | + | |
| - | - Preluare operand 2 -> prin apăsarea aceluiaşi 'push-button' | + | |
| - | * !!! Până la apăsarea butonului, pe afişajul cu 7 segmente va fi afişată valoarea operandului | + | |
| - | - Afişare: | + | |
| - | * rezultat -> dacă este ţinut apăsat butonul corespunzător unei operaţii | + | |
| - | * 'APAS' -> dacă nu este apăsat niciun buton | + | |
| - | - La apăsarea butonului de reset, circuitul se întoarce la preluarea primului operand | + | |
| - | * **Citiţi comentariile din modul şi urmăriţi TODO-urile!** | + | |
| - | + | ||
| - | <hidden> | + | |
| - | **EXERCITIU PENTRU PREDAT ONLINE* | + | |
| - | - (4p) Implementați un calculator de buzunar care oferă suport pentru operația de **adunare** și de **scădere**, **folosind modulele implementate anterior**. | + | |
| - | - Caracteristici: | + | |
| - | - Operația poate avea **oricâți operanzi** și operatori | + | |
| - | - Operanzii și operatorii **se introduc alternativ** în mod secvențial | + | |
| - | - **Afișarea rezultatului** se face doar la primirea operatorului = | + | |
| - | - Cazuri specifice: | + | |
| - | - Introducerea **unui singur operand** urmat de operatorul = va afișa valoarea operandului | + | |
| - | - Verificarea **corectitudinii secvenței** de operatori și operanzi | + | |
| - | * 13 ADD 14 EQL -> 27 | + | |
| - | * 13 17 ADD 14 EQL -> 27 | + | |
| - | - **Utilizați semnalul ready** pentru a semnala că starea curentă așteaptă o intrare | + | |
| - | * ready = 1, cand este in starea de asteptare a unui operand/operator | + | |
| - | * ready = 0, altfel | + | |
| - | + | ||
| - | <note important> | + | |
| - | In scheletul de laborator consideram ca operatori: | + | |
| - | * ADD = 0 | + | |
| - | * SUB = 1 | + | |
| - | * EQL = 2 | + | |
| - | * ERR = 3 | + | |
| - | + | ||
| - | Ca operanzi putem sa folosim doar numere **mai mari strict** ca 3 | + | |
| - | + | ||
| - | </note> | + | |
| - | </hidden> | + | |
| ===== Resurse ===== | ===== Resurse ===== | ||
| * [[https://github.com/cs-pub-ro/SOC/tree/main/lab06|Scheletul de laborator]] | * [[https://github.com/cs-pub-ro/SOC/tree/main/lab06|Scheletul de laborator]] | ||
