Atribuirile continue (assign) reprezintă relații directe între semnale. Ele urmează câteva reguli:

• Variabila căreia îi atribuim o valoare (variabila din stânga) trebuie să fie de tip wire.
• Expresia din dreapta poate folosi operatori și variabile de tip wire și reg.
• Nu o putem folosi în interiorul unui bloc initial sau always

wire a;
reg b;
wire c;
 
assign c = ~(a & b);