This shows you the differences between two versions of the page.
|
soc:laboratoare:04:dfa_output_behaviour [2024/03/21 10:33] maria_teona.olteanu |
soc:laboratoare:04:dfa_output_behaviour [2026/03/22 11:16] (current) robert_fabian.tudor |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| * În funcție de stări și intrări, precizăm valorile ce trebuie să apară la ieșirea automatului. | * În funcție de stări și intrări, precizăm valorile ce trebuie să apară la ieșirea automatului. | ||
| - | * Putem avea atât ieșiri pe un bit, cât și pe mai multi biți, în funcție de cerințele automatului. | + | * Putem avea atât ieșiri pe un bit, cât și pe mai mulți biți, în funcție de cerințele automatului. |
| <code Verilog> | <code Verilog> | ||
| Line 6: | Line 6: | ||
| // ieșire pe 1 bit | // ieșire pe 1 bit | ||
| - | assign o_w_out = ( CurrentState == STATE_4 ); | + | assign o_w_out = ( l_r_currentState == STATE_4 ); |
| </code> | </code> | ||