Differences
This shows you the differences between two versions of the page.
|
soc:laboratoare:04:dfa_clk_transition [2024/02/29 14:37] 127.0.0.1 external edit |
soc:laboratoare:04:dfa_clk_transition [2026/03/24 11:15] (current) robert_fabian.tudor |
||
|---|---|---|---|
| Line 1: | Line 1: | ||
| - | * starea se va modifica doar pe frontul pozitiv al impulsului de ceas. | + | * Starea se va modifica doar pe frontul pozitiv al impulsului de ceas. |
| * NextState este determinat de logica combinaționala a automatului. Rolul acestui block always este strict de a realiza tranziția după ceas. | * NextState este determinat de logica combinaționala a automatului. Rolul acestui block always este strict de a realiza tranziția după ceas. | ||
| <code Verilog> | <code Verilog> | ||
| - | always@ ( posedge Clock ) begin | + | always@ ( posedge i_w_clk ) begin |
| if ( Reset ) | if ( Reset ) | ||
| - | CurrentState <= STATE_Initial ; | + | l_r_currentState <= STATE_Initial ; |
| else | else | ||
| - | CurrentState <= NextState ; | + | l_r_currentState <= l_r_nextState ; |
| end | end | ||
| </code> | </code> | ||
