Differences
This shows you the differences between two versions of the page.
|
apm:laboratoare:01:exercitii [2025/10/07 22:02] mihnea.dinica |
apm:laboratoare:01:exercitii [2025/10/09 02:31] (current) mihnea.dinica |
||
|---|---|---|---|
| Line 4: | Line 4: | ||
| * Analizați codul memoriei ROM din fișierul //task01.v//. Ce capacitate are această memorie ROM? Câți biți? Câți bytes/octeți? | * Analizați codul memoriei ROM din fișierul //task01.v//. Ce capacitate are această memorie ROM? Câți biți? Câți bytes/octeți? | ||
| * Observați vreo greșeală în modulul **rom** din fișierul //task01.v// ? Dacă da, corectați aceste erori. | * Observați vreo greșeală în modulul **rom** din fișierul //task01.v// ? Dacă da, corectați aceste erori. | ||
| - | * Analizați codul Verilog din fișierul read_rom.v. Modulul read_rom va citi conținutul memoriei rom și îl va afișa pe ledurile plăcii Nexys A7. | + | * Analizați codul Verilog din fișierul read_rom.v. Modulul read_rom va citi conținutul memoriei rom și îl va afișa pe ledurile plăcii Nexys A7. Modificați constraint file-ul din schelet astfel încât să legați switch-urile din dreapta de pe placa FPGA la intrările corespunzătoare modulului read-rom (decomentați liniile aferente switch-urilor folosite (liniile 12-27) și completați cu portul corect din modul). |
| * Completați TODO 1.1 din //read_rom.v// - adică instanțiați modulul //rom//. | * Completați TODO 1.1 din //read_rom.v// - adică instanțiați modulul //rom//. | ||
| * Generați bitstream-ul pentru modulul read_rom. Încarcați acest bitstream pe placa FPGA. Modificați valoarea intrării //read_frequency// din switch-urile din dreapta de pe placa FPGA. Ce se afișează pe cele 16 leduri? | * Generați bitstream-ul pentru modulul read_rom. Încarcați acest bitstream pe placa FPGA. Modificați valoarea intrării //read_frequency// din switch-urile din dreapta de pe placa FPGA. Ce se afișează pe cele 16 leduri? | ||
