This is an old revision of the document!
Colocviul va fi scris (nu există probă practică pe calculator). Acesta este closed book. Regulamentul se află aici.
Formatul acestuia va fi următorul:
Exemple de subiecte:
Mai jos puteți consulta un model.
Vineri 10-12 26.05.2017 Colocviu CN1 (2.5p) Care este diferența dintre un half adder și un full adder? De ce avem nevoie de ambele? (2.5p) Implementați în Verilog un sumator pe 2 biți. Sumatorul NU are intrare de carry. NU puteți folosi operatorul +. (2.5p) Pornind de la următoarea descriere la nivel procedural al unui modul în Verilog scrieți descrierea la nivel structural al aceluiași modul. module foo(input a, input b, input c, output reg out); always @(*) begin case (b) 1’b0: begin out <= a | c; end 1’b1: begin out <= 0; end endcase end endmodule (2.5p) Creați diagrama pentru un automat cu stări de tip Moore care primește intrările '1' și '0' și are ca ieșire "da" sau "nu". Automatul trebuie să recunoască secvențe care conțin subsecvența "1010". Exemplu: intrare "1010" => ieșire "da"; intrare "111010" => ieșire "da"; intrare "101001" => ieșire "da"; intrare "1111" => ieșire "nu"; intrare "1011" => ieșire "nu"; intrare "10010" => ieșire "nu".