În acest laborator vom implementa în Verilog o mică parte a unui procesor. La sfârșitul laboratorului procesul va fi capabil să execute instrucțiuniile din rom.v: nop, neg, add, sub, and și or.

nop
neg     r1
add     r1, r2
sub 	r1, r2
and 	r1, r2
or 	r1, r2