În acest laborator vom implementa în Verilog o mică parte a unui procesor. La sfârșitul laboratorului procesul va fi capabil să execute instrucțiuniile din rom.v:

• nop
• neg
• add
• sub
• and
• or.