This is an old revision of the document!
Laboratorul 04 - Automate cu stări
Introducere
1. Mealy vs. Moore
2. Reprezentarea automatelor
3. Un automat complet
<note tip> De regula, pentru a ne asigura ca automatul nostru este complet si corect, avem nevoie de cateva lucruri in vedere atunci cand il construim:
- Definirea starilor
- Definirea tranzitiilor (este foarte important ca tranzitiile sa fie toate definite si testate, inainte de implementarea propriu zisa a FSM-ului)
- Definirea intrarilor
- Definirea iesirilor
</note tip>
Pașii pentru realizarea unui FSM in Verilog
Codificarea stărilor
Precizarea comportamentului ieșirilor
Logica secvențială de tranziție după ceas
Logica de schimbare a stărilor
TL;DR
Exerciții
Pentru ca cel mai probabil, acum citesti laboratorul dintr-o incinta izolata, nu din PR703 unde aveai xilinx-ul instalat pe un pc care functiona corect din primul minut al laboratorului, am creat o masina virtuala de Windows cu Xilinx gata instalat. Te rog frumos sa o descarci chiar de pe urmatorul link:
Resurse
