
    

    <?xml version="1.0" encoding="utf-8"?>
<!-- generator="FeedCreator 1.7.2-ppt DokuWiki" -->
<?xml-stylesheet href="http://ocw.cs.pub.ro/courses/lib/exe/css.php?s=feed" type="text/css"?>
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel rdf:about="http://ocw.cs.pub.ro/courses/feed.php">
        <title>CS Open CourseWare soc:laboratoare:03</title>
        <description></description>
        <link>http://ocw.cs.pub.ro/courses/</link>
        <image rdf:resource="http://ocw.cs.pub.ro/courses/lib/tpl/arctic/images/favicon.ico" />
       <dc:date>2026-04-11T03:36:31+03:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/debouncing?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/design?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/digilentnexis3?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/fpga?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/goals?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/helloworld?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/resources?rev=1742477816&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/synthesis?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/tldr?rev=1709210248&amp;do=diff"/>
                <rdf:li rdf:resource="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/todo?rev=1742478348&amp;do=diff"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="http://ocw.cs.pub.ro/courses/lib/tpl/arctic/images/favicon.ico">
        <title>CS Open CourseWare</title>
        <link>http://ocw.cs.pub.ro/courses/</link>
        <url>http://ocw.cs.pub.ro/courses/lib/tpl/arctic/images/favicon.ico</url>
    </image>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/debouncing?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:debouncing</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/debouncing?rev=1709210248&amp;do=diff</link>
        <description>În general în momentul în care apăsǎm un buton sau schimbǎm un întrerupǎtor semnalul la ieşire nu este unul treaptǎ (cum ar fi ideal şi ne-ar ajuta foarte mult). De fapt semnalul arată ca în figura urmǎtoare.

[Semnalul la apasarea si lasarea unui buton]</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/design?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:design</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/design?rev=1709210248&amp;do=diff</link>
        <description>1. Stabilim interfața modulului: o intrare (butonul) și o ieșire (LED-ul).

2. Scriem codul verilog pentru modulul nostru.


module hello_world(
    output led,
    input button
    );
    
    assign led = button;
endmodule


3. Simulăm comportamentul. Este indicat să simulăm mai întâi pe calculator, deoarece sintetizarea design-ului poate dura foarte mult.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/digilentnexis3?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:digilentnexis3</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/digilentnexis3?rev=1709210248&amp;do=diff</link>
        <description>[Digilent Nexys 3]

În cadrul acestui semestru veți folosi plăcuțele Digilent Nexys 3, ce au la bază FPGA-ul Spartan-6:

	*  Nexys™3 Spartan-6 FPGA 
	*  16 MB RAM
	*  alimentarea se va face prin USB 2.0
	*  suport pentru USB-USART, port VGA (8 biti), dispozitive IO.
	*  32MB PCM
	*  10/100 Ethernet PHY
	*  un port USB pentru mouse/tastatură</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/fpga?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:fpga</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/fpga?rev=1709210248&amp;do=diff</link>
        <description>Un FPGA (Field-Programmable Gate Array) este un circuit integrat care poate fi programat pentru a se comporta ca orice alt circuit digital. Spre deosebire de un procesor, care stochează și execută instrucțiuni, programarea unui FPGA înseamnă reconfigurarea hardware a acestuia pentru a realiza funcționalitatea dorită.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/goals?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:goals</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/goals?rev=1709210248&amp;do=diff</link>
        <description>În acest laborator vom lucra pentru prima oara cu plăcuţa Digilent Nexys 3, ce are încorporat FPGA-ul Spartan6. La finalul acestui laborator veţi înţelege diferența dintre cod simulat și cod sintetizat.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/helloworld?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:helloworld</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/helloworld?rev=1709210248&amp;do=diff</link>
        <description>Vom implementa un modul în Verilog care are următorul comportament: atunci când apăsăm pe un buton se aprinde un LED, iar când lăsăm butonul se stinge LED-ul.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/resources?rev=1742477816&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2025-03-20T15:36:56+03:00</dc:date>
        <title>soc:laboratoare:03:resources</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/resources?rev=1742477816&amp;do=diff</link>
        <description>*  [Scheletul de laborator]

	*  Schelet de laborator
	*  Datasheet Digilent Nexys 3
	*  Schema Digilent Nexys 3
	*  Xilinx: What is an FPGA?
	*  Wikipedia: FPGA</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/synthesis?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:synthesis</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/synthesis?rev=1709210248&amp;do=diff</link>
        <description>Implementarea modulelor folosind un FPGA se numește sintetizare. Acesta este procesul de a transforma descrierea high-level (high-level design) a unui modul, ce nu are un corespondent direct în hardware, într-o descriere low-level (gate-level design), ce are un corespondent direct în hardware.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/tldr?rev=1709210248&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2024-02-29T14:37:28+03:00</dc:date>
        <title>soc:laboratoare:03:tldr</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/tldr?rev=1709210248&amp;do=diff</link>
        <description>*  Un FPGA e un circuit integrat care poate fi programat pentru a se comporta ca orice alt circuit digital.
	*  În cadrul acestui laborator vom folosi plăcuțele FPGA  Digilent Nexys 3
	*  Implementarea modulelor folosind un FPGA se numește sintetizare.
	*  Fenomenul de “Bouncing” e întâlnit la apăsarea unui întrerupător - semnalul nu e unul de tip treaptă. Soluția? Switch debouncing.</description>
    </item>
    <item rdf:about="http://ocw.cs.pub.ro/courses/soc/laboratoare/03/todo?rev=1742478348&amp;do=diff">
        <dc:format>text/html</dc:format>
        <dc:date>2025-03-20T15:45:48+03:00</dc:date>
        <title>soc:laboratoare:03:todo</title>
        <link>http://ocw.cs.pub.ro/courses/soc/laboratoare/03/todo?rev=1742478348&amp;do=diff</link>
        <description>Task 01 (1p) Descarcati scheletul de laborator si sintetizati codul pe placă (Tutorial). Analizand fisierul UCF si inscriptiile de pe placa, ce buton trebuie apasat pentru aprinderea ledului?

Task 02 (4p) Implementați un circuit combinațional cu 4 intrări și 2 ieșiri. Două dintre intrări sunt intrări de date. Celelalte două intrări sunt intrări de selecție și decid ce funcție logică să fie aplicată pe cele două intrări de date pentru a rezulta ieșirile. Una dintre ieșiri este rezultatul funcție…</description>
    </item>
</rdf:RDF>
