http://ocw.cs.pub.ro/courses/ 2026-04-03T20:47:50+03:00 http://ocw.cs.pub.ro/courses/ http://ocw.cs.pub.ro/courses/lib/tpl/arctic/images/favicon.ico text/html 2024-03-05T15:53:15+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab00?rev=1709646795&do=diff Circuite combinaționale Circuitele logice combinaționale aplică funcții logice pe semnalele de intrare pentru a obține semnalele de ieșire. Valorile de ieșire depind doar de valorile de intrare, iar când starea unei intrări se schimbă, acest lucru se reflectă imediat la ieșirile circuitului. text/html 2023-10-21T14:50:45+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab01?rev=1697889045&do=diff Verilog În cadrul laboratorului de Arhitectura Calculatoarelor vom studia un limbaj de descriere a hardware-ului (eng. Hardware Description Language - HDL) numit Verilog. Îl vom folosi pe tot parcursul laboratorului pentru a implementa noțiuni legate de arhitectura calculatoarelor. Limbajele de descriere a hardware-ului sunt folosite în industrie pentru proiectarea și implementarea circuitelor digitale. Cele mai folosite limbaje de descriere a hardware-ului sunt Verilog și VHDL. text/html 2023-10-21T14:51:23+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab02?rev=1697889083&do=diff În laboratorul anterior au fost prezentate elementele Verilog necesare pentru descrierea structurală a circuitelor logice. Aceasta poate deveni complicată și dificil de înțeles pentru circuite ce îndeplinesc o funcționalitate complexă. Laboratorul curent va prezenta elementele Verilog folosite pentru descrierea comportamentală. Aceasta poate descrie ce face circuitul și nu cum va fi acesta implementat. Mai mult, vom completa un modul funcțional cu un modul de testare, astfel încât să avem posib… text/html 2023-10-27T15:15:31+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab03?rev=1698408931&do=diff În laboratoarele anterioare am studiat descrierea structurală, folosind primitive, precum și descrierea comportamentală, folosind atribuiri continue. Am remarcat faptul că generalizarea modulelor folosind parametri conduce la o capacitate de reutilizare mai mare, cu schimbări minime. Cu toate acestea, soluțiile prezentate nu sunt pretabile funcțiilor complexe, întrucât ele devin complicat de implementat sau de urmărit, în momentul când este găsit un bug în cod. text/html 2023-11-03T14:43:46+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab04?rev=1699015426&do=diff În laboratoarele anterioare au fost prezentate construcțiile Verilog pentru descrierea comportamentală a circuitelor combinaționale, ilustrate în exemplul următor. Laboratorul curent va prezenta elementele folosite pentru decrierea comportamentală a circuitelor secvențiale: text/html 2022-10-26T18:49:05+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab04_2023?rev=1666799345&do=diff În laboratoarele anterioare au fost prezentate construcțiile Verilog pentru descrierea comportamentală a circuitelor combinaționale, ilustrate în exemplul următor. Laboratorul curent va prezenta elementele folosite pentru decrierea comportamentală a circuitelor secvențiale: text/html 2023-11-11T16:17:10+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab05?rev=1699712230&do=diff În laboratorul anterior a fost introdus și studiat conceptul de “circuit secvențial”. Totodată au fost prezentate atribuirile non-blocante în contextul blocurilor always edge-triggered și vi s-a oferit o perspectivă generală asupra expresiilor regulate și asupra automatelor de stări. În laboratorul curent se vor parcurge următoarele noțiuni: text/html 2022-11-02T14:06:34+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab05_2023?rev=1667390794&do=diff În laboratorul anterior a fost introdus și studiat conceptul de “circuit secvențial”. Totodată au fost prezentate atribuirile non-blocante în contextul blocurilor always edge-triggered și vi s-a oferit o perspectivă generală asupra expresiilor regulate și asupra automatelor de stări. În laboratorul curent se vor parcurge următoarele noțiuni: text/html 2023-11-25T19:33:02+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab06?rev=1700933582&do=diff Caracteristici ale calculatorului didactic * Arhitectura bazată pe Registre Generale * Calculatorul dispune de 8 Registre Generale * Arhitectura pe 16 biţi: * Registrele generale au dimensiunea de 16 biţi * Unitatea aritmetico-logică (UAL) prelucrează operanzi pe 16 biţi * Magistrala procesorului (MAG) este pe 16 biţi * Spaţiul de adresare este de 216 Cuvinte, adică 64 Kcuvinte text/html 2023-12-03T12:09:09+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab07?rev=1701598149&do=diff În cadrul acestui laborator se continuă implementarea în Verilog a procesorului didactic prezentat la [ curs] și în laboratorul 6. Unitatea aritmetică-logică Unitatea aritmetică-logică este responsabilă de efectuarea operațiilor aritmetice și logice în timpul execuției instrucțiunilor. Operațiile primesc unul sau doi operanzi, iar UAL-ul în afară de producerea rezultatului setează și o serie de indicatori de condiții (eng. flags) rezultați în urma operațiilor. Operațiile disponibile în UAL d… text/html 2023-12-13T11:09:17+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab08?rev=1702458557&do=diff Obiectivul acestui laborator și al celor care urmează după el, îl reprezintă familiarizarea cu formatul instrucțiunilor calculatorului didactic și cu modul de funcționare al unității de comandă. În acest scop se vor implementa în Verilog interpretarea și comandarea execuției pentru instrucțiunile specificate în arhitectura calculatorului didactic studiat la curs. text/html 2023-12-16T19:33:07+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab09?rev=1702747987&do=diff Scopul laboratorului este de a implementa execuția instrucțiunilor cu 2 operanzi (ADD, ADC, SUB, SBB, AND, OR, XOR, CMP și TEST) în unitatea de comandă. Implementarea unei instrucțiuni în unitatea de comandă În laboratorul 8 au fost enumerate cele patru etape de prelucrare a instrucțiunilor: text/html 2024-01-11T20:03:13+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab10?rev=1704996193&do=diff Scopul laboratorului este de a completa instrucțiunile implementate până acum cu noi moduri de adresare, și anume: adresarea indirectă prin registru și adresarea indirectă prin sumă de registre. După cum știm, specificarea modului de adresare a unui operand se face în câmpul MOD din codificarea instrucțiunii. Modurile de adresare pe care le vom implementa în cadrul acestui laborator sunt identificate prin valoarea 00 a câmpului MOD. text/html 2023-01-15T20:02:17+03:00 http://ocw.cs.pub.ro/courses/ac-is/lab/lab11?rev=1673805737&do=diff Exemplu de exercițiu pentru examen Completați setul de instrucțiuni al calculatorului didactic prin adăugarea următoarelor instrucțiuni de operare pe șiruri: * MOVS: transferă len cuvinte din memorie de la adresa sursă (SI) la adresa destinație (DI). După transferul fiecărui cuvânt dintre cele len cuvinte, se incrementează referințele SI și DI. * CMPS: compară două șiruri. Returnează poziția primei perechi de cuvinte care diferă. Compararea se face prin scăderi repetate, de fiecare dată se…