http://ocw.cs.pub.ro/courses/ 2026-04-04T13:46:58+03:00 http://ocw.cs.pub.ro/courses/ http://ocw.cs.pub.ro/courses/lib/tpl/arctic/images/favicon.ico text/html 2021-09-20T18:36:45+03:00 http://ocw.cs.pub.ro/courses/ac-is/bilet?rev=1632152205&do=diff Bilet 824525 Toate răspunsurile trebuie justificate. În lipsa explicațiilor nu se acordă punctaj pe subiectul respectiv. 1. Descrieți 2 moduri de adresare folosite de calculatorul didactic. 2. Descrieți în Verilog, folosind primitive și fără a folosi operatorii Verilog, un modul care realizează următoarea funcție logică: f(a, b, c, d) = (a & !b) | (!c & d). a, b, c, d sunt intrări pe 1 bit. 3. Descrieți pe scurt execuția instrucțiunii SHL [BA+XA], de la citirea ei din memorie, până la trecerea… text/html 2023-11-02T18:18:38+03:00 http://ocw.cs.pub.ro/courses/ac-is/echipa?rev=1698941918&do=diff * Alexandru Predescu (<alexandru.predescu@upb.ro>) * Ana Crețan (<amcretan@gmail.com>) * Cătălin Rucăreanu (<rucareanu2001@gmail.com>) * Cristian Constantin (<cconstantin1205@stud.acs.upb.ro>) * Daniel Dosaru (<daniel.dosaru@upb.ro>) * Eduard Ciurezu (<ciurezue@gmail.com>) * George Flurche (<gflurche@gmail.com>) * Ioana Dinu (<ioanadinuf@gmail.com>) * Ionuț Pascal (<pascal.ionut72@gmail.com>) * Ovidiu Moldoveanu (<moldoveanu_ovidiu2002@yahoo.com>) * Teodor Dicu (<dicu.teodor… text/html 2021-09-21T18:09:33+03:00 http://ocw.cs.pub.ro/courses/ac-is/home?rev=1632236973&do=diff = Arhitectura Calculatoarelor = Administrativ Regulament Organizare Ghidul studentului Ocupare laborator Laboratoare Laboratorul 0 - Recapitulare Laboratorul 1 - Limbajul Verilog: Introducere Laboratorul 2 - Limbajul Verilog: Circuite combinaționale Laboratorul 3 - Sintetizarea modulelor Verilog Laboratorul 4 - Limbajul Verilog: Circuite secvențiale Laboratorul 5 - Debugging skills Laboratorul 6 - Calculatorul Didactic: Arhitectura Calculatorului Didactic … text/html 2023-10-10T14:40:50+03:00 http://ocw.cs.pub.ro/courses/ac-is/ocupare?rev=1696938050&do=diff text/html 2023-11-12T17:27:47+03:00 http://ocw.cs.pub.ro/courses/ac-is/planificare?rev=1699802867&do=diff # Săptămâna Interval Activitate 1 02-06 Octombrie Laboratorul 0: Recapitulare 2 09-13 Octombrie Laboratorul 1: Limbajul Verilog: Introducere 3 16-20 Octombrie Laboratorul 2: Limbajul Verilog: Circuite combinaționale 4 23-27 Octombrie Laboratorul 3: Circuite combinaționale - descrierea comportamentală 5 30-03 Noiembrie Laboratorul 4: Limbajul Verilog: Circuite secvențiale - Partea I … text/html 2023-10-27T12:04:10+03:00 http://ocw.cs.pub.ro/courses/ac-is/regulament?rev=1698397450&do=diff Notare * 50p examen (regulamentul facultății specifică un minim de 25p din punctajul de laborator pentru intrarea în examen) * 50p laborator (:!: punctajul de laborator nu poate fi recuperat în semestrul II sau în vacanța de vară) * 10p activitate laborator (8 laboratoare / 5 teste) * 10p test Verilog (sapt 7, primele 5 lab) * 15p tema * 15p Colocviu final * 5p (bonus) activitate laborator text/html 2024-01-07T19:55:40+03:00 http://ocw.cs.pub.ro/courses/ac-is/sidebar?rev=1704650140&do=diff * Regulament * Echipa * Planificare * Ocupare laborator * Ghidul studentului * Laboratorul 0 - Recapitulare * Laboratorul 1 - Limbajul Verilog: Introducere * Laboratorul 2 - Limbajul Verilog: Circuite combinaționale * Laboratorul 3 - Circuite combinaționale - descrierea comportamentală * Laboratorul 4 - Limbajul Verilog: Circuite secvențiale - Partea I * Laboratorul 5 - Limbajul Verilog: Circuite secvențiale - Partea a II-a * Laboratorul 6 - Calculatorul Didac… text/html 2021-10-03T13:50:59+03:00 http://ocw.cs.pub.ro/courses/ac-is/studentguide?rev=1633258259&do=diff Obiectivele laboratorului * Înțelegerea conceptului de limbaj de descriere hardware (eng. Hardware Description Language - HDL) și a necesității și utilizării acestuia * Noțiuni de bază ale limbajului Verilog * sintaxă, construcții limbaj * descriere circuite la nivel comportamental * descriere circuite la nivel structural * implementarea unor circuite combinaționale * implementarea unor circuite secvențiale prin automate de stări