Operatorii pe care îi putem folosi în Verilog sunt:

• Aritmetici:
  • Unari: - (schimbare semn - complementul față de 2)
  • Binari: +, -, *, /, % (modulo)
• Logici:
  • Unari: ! (negare logică - orice nenul devine 0, 0 devine 1)
  • Binari: && (și logic), || (sau logic)
• Relaționali: >, <, >=, <=, ==, !=
• Pe biți:
  • Unari: ~ (negare pe biți - complementul față de 1)
  • Binari: & (și pe biți), | (sau pe biți), ^ (xor pe biți), ~^ sau ^~ (exclusive nor - xnor)
• Alți operatori:
  • Concatenare: {<var0>, …, <varn>} (prin concatenarea unei variabile a, pe 3 biți, cu o variabilă b, pe 4 biți, se obține o variabilă pe 7 biți ai cărei primi 3 biți sunt cei din a iar următorii 4 din b)
  • Deplasare stânga (shift left): <<
  • Deplasare dreapta (shift right): >>
  • Operator ternar: (<cond>) ? <expr_true> : <expr_false>; (evaluează condiția și, dacă aceasta este adevărată, returnează valoarea primei expresii, altfel returnează valoarea celei de-a doua expresii)