= Tema X - TBA =
(Tema0) Tema are ca scop familiarizarea cu utilizarea platformei vmchecker pentru încărcarea și testarea automată a temelor. De asemenea este verificată funcționarea conturilor voastre de pe acs.curs.pub.ro, care sunt necesare pentru trimiterea temelor.
(Tema1) Tema are ca scop familiarizarea cu noțiunile limbajului Verilog studiate în cadrul primelor laboratoare: module, construcții de limbaj, blocul always
, prin implementarea unui algoritm dat.
(Tema2) Tema are ca scop exersarea lucrului cu noțiunile de Verilog folosite pentru proiectarea circuitelor secvențiale.
(Tema3) Tema are ca scop fundamentarea cunoștințelor despre arhitectura calculatoarelor prin implementarea completă a setului de instrucțiuni al calculatorului didactic.
Descrierea și cerințele temei.
while
, repeat
, for
cu număr variabil de iterații, operatorii /
și %
, instrucțiuni de întârziere etc.)assign
), blocante (=
) și non-blocante (<=
)wire x; // semnalul x
)